1、假设a=3’b001，则表达式{2{a}}的值是（）。
A、3’b001
B、2’b01
C、6’b001001
D、6’b000001
2、假设m = 4’b0101，下列运算结果正确的是（）。
A、m=1
B、|m=0
C、^m=1
D、~^m=1
3、如下程序中第三条阻塞赋值语句完成赋值的时刻是（）。 always_comb begin #5 a = 16’b0; #10 b = {x, y, z}; #5 c = 1’b1; end
A、5
B、20
C、10
D、15
4、64位行波进位加法器的延迟为（）。假设全加器的延迟是450ps。
A、18ns
B、28.8ns
C、38.8ns
D、28ns
5、在SystemVerilog模块中定义一个端口必须指明哪些要素（）。
A、方向
B、类型
C、位宽
D、名字
6、logic类型的变量会被综合为（）电路。
A、三态门
B、连线
C、寄存器传输级
D、复用器
7、一个SystemVerilog测试程序需要包含几个要素（）。
A、待测模块
B、时钟信号
C、激励信号
D、输出响应
8、阻塞赋值主要用于实现组合逻辑电路，非阻塞赋值主要用于实现时序逻辑电路。
A、对
B、错
9、在SystemVerilog过程块中可以对模块进行实例化声明。
A、对
B、错
10、系统任务$monitor在每次执行的时刻打印相应信息。
A、对
B、错
