1、时序逻辑电路在结构上（ ）。
A、必须包含组合逻辑电路
B、必须有存储电路
C、必有存储电路和组合逻辑电路
D、以上均正确
2、一个 4 位寄存器可以构成最长计数器的长度是（ ）。
A、8
B、12
C、15
D、16
3、内存若为16MB，则表示其容量为（）KB。
A、16
B、16384
C、1024
D、16000
4、下列哪种器件中存储的信息在掉电以后即丢失？
A、SRAN
B、EPROM
C、E2PROM
D、Flash
5、在时序逻辑电路中，建立时间约束不可违反；一旦违反电路将无法使用，只能重新设计。
A、对
B、错
6、Moore型状态机在绘制状态转换图时，输出信息标在状态结点（圆圈）中。
A、对
B、错
7、在SystemVerilog中，可以使用always_latch过程块对锁存器进行建模 。
A、对
B、错
8、在SystemVerilog中，<=是阻塞赋值符号，赋值需要按照语句在代码中的顺序依次执行。
A、对
B、错
9、有限状态机中包含了有限个离散状态。
A、对
B、错
10、在时序逻辑电路中，保持时间约束不可违反；一旦违反，可以通过降频的方式来修正，但是这样会降低电路的性能。
A、对
B、错
